请选择 进入手机版 | 继续访问电脑版
 找回密码
 立即注册
收藏本版
关注0人
Clock Domain Crossing (CDC) Design & Verification 新人帖
作者:wownga 2022-1-6 wownga / 2022-1-6 20:38
【经典图书下载】Power Distribution Network Design for VLSI 新人帖 attach_img
作者:vertyang 2022-1-6 vertyang / 2022-1-6 20:20
VCS报错Source file "–debug_all" cannot be opened for reading 新人帖
作者:stupidly 2022-1-6 stupidly / 2022-1-6 20:13
Verilog输出信号延时问题
作者:sktwo 2022-1-6 sktwo / 2022-1-6 19:43
《Digital Design - An Embedded Systems Approach Using Verilog》
作者:zjllh 2022-1-6 zjllh / 2022-1-6 18:12
DDR SDRAM控制器verilog代码及中文说明文档(公司内部解禁) 新人帖
作者:wxxhn 2022-1-6 wxxhn / 2022-1-6 18:08
数字IC工程师的技能树 新人帖
作者:arthur_wang_orz 2022-1-6 arthur_wang_orz / 2022-1-6 16:57
镁光eflash模型
作者:erli 2022-1-6 erli / 2022-1-6 15:30
强烈推荐,低功耗最经典书籍
作者:songstarlight 2022-1-6 songstarlight / 2022-1-6 15:21
谁知道微电子中的die-to-die和within-die是什么意思 新人帖
作者:xs2015 2022-1-6 xs2015 / 2022-1-6 12:56
各位大神们,哪位有FPGA多片分割相关的文档么 新人帖
作者:2775362205 2022-1-6 2775362205 / 2022-1-6 09:55
ADVANCED ASIC CHIP SYNTHESIS 电子书
作者:uu_chasel 2022-1-6 uu_chasel / 2022-1-6 08:29
BandGap带隙基准中pnp及电阻的画法 attach_img
作者:21master 2022-1-6 21master / 2022-1-6 00:56
USB2.0控制器的IP核设计PDF 新人帖
作者:s_warmwind 2022-1-6 s_warmwind / 2022-1-6 00:51
【2021】ASIC Design and Synthesis. RTL Design Using Verilog
作者:RFstudent 2022-1-5 RFstudent / 2022-1-5 23:16
identify 2015.03-SP1 for linux 百度盤
作者:jasonpeng 2022-1-5 jasonpeng / 2022-1-5 23:10
vivado原型验证环境问题总结
作者:IC.Michael 2022-1-5 IC.Michael / 2022-1-5 21:23
存储器ip核 新人帖
作者:xmulin 2022-1-5 xmulin / 2022-1-5 20:37
USB3.0 spec完整中文翻译版加注释 新人帖
作者:gghr 2022-1-5 gghr / 2022-1-5 17:58
UVM_Workshop_2011,uvm入门资料 新人帖
作者:噫吁戏 2022-1-5 噫吁戏 / 2022-1-5 12:31
点击加载更多
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

商业洽谈 文章投递 寻求报道
QQ咨询: QQ:199993150
关注微信