请选择 进入手机版 | 继续访问电脑版
 找回密码
 立即注册
收藏本版
关注0人
时间数字转换器(TDC)相关资料存储 新人帖
verilog中的escape \ 的signal通常用在什么情况下 新人帖
作者:EDAStar 2022-1-8 EDAStar / 2022-1-8 04:30
Coding Guidelines for Datapath Synthesis 新人帖
作者:Y__Y 2022-1-7 Y__Y / 2022-1-7 22:36
《数字集成电路物理设计》PDF.后端设计资料书籍 attach_img
作者:253577147 2022-1-7 253577147 / 2022-1-7 22:22
上电复位por复位时间一般多长比较合适?? 新人帖
作者:zh123456789 2022-1-7 zh123456789 / 2022-1-7 19:49
UPF2.1规范 IEEE1801-2013目前UPF规范最新版本
作者:fkl523 2022-1-7 fkl523 / 2022-1-7 19:35
夏宇闻经典资料·《Verilog数字系统设计实例教程》《从算法设计到硬线逻辑
作者:Tnavy 2022-1-7 Tnavy / 2022-1-7 17:24
memory compiler生成的sram要初始化吗?
作者:dqwuf2008 2022-1-7 dqwuf2008 / 2022-1-7 17:18
Formal Verification! 新人帖
作者:jaco.yang 2022-1-7 jaco.yang / 2022-1-7 14:48
基于arm架构的SOC设计经典设计书籍《Arm System-On-Chip Architecture》by
作者:superviper 2022-1-7 superviper / 2022-1-7 12:12
Cadence Conformal Lec Verify CDC(Clock Domain Crossing) Jumpstart 新人帖
作者:cheetah_lu 2022-1-7 cheetah_lu / 2022-1-7 12:08
谁有SOLVNET账号,帮忙下个DCT的Lab,链接见内文。
作者:qwpsmile 2022-1-7 qwpsmile / 2022-1-7 09:43
分辨率2560x1440的像素时钟是多少Mhz? 新人帖
作者:snq31418 2022-1-7 snq31418 / 2022-1-7 09:38
最新经典:各类脚步语言,如shell, cshell, perl, tcl等等的经典书籍____持 attach_img
作者:redleaf1988 2022-1-7 redleaf1988 / 2022-1-7 00:16
【Ebook 2017】Understanding Digital Signal Processing with MATLAB and attach_img
作者:hsh22 2022-1-6 hsh22 / 2022-1-6 23:16
DC终于安装成功了。。分享\下安装所需文件..包括教程哦。。。(共15包)
作者:boiiod 2022-1-6 boiiod / 2022-1-6 23:07
Clock Domain Crossing (CDC) Design & Verification 新人帖
作者:wownga 2022-1-6 wownga / 2022-1-6 20:38
【经典图书下载】Power Distribution Network Design for VLSI 新人帖 attach_img
作者:vertyang 2022-1-6 vertyang / 2022-1-6 20:20
VCS报错Source file "–debug_all" cannot be opened for reading 新人帖
作者:stupidly 2022-1-6 stupidly / 2022-1-6 20:13
Verilog输出信号延时问题
作者:sktwo 2022-1-6 sktwo / 2022-1-6 19:43
点击加载更多
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

商业洽谈 文章投递 寻求报道
QQ咨询: QQ:199993150
关注微信