请选择 进入手机版 | 继续访问电脑版
 找回密码
 立即注册
收藏本版
关注0人
同步电路里的异步处理设计(打包) 新人帖 New
作者:rvisk 6 天前 rvisk / 6 天前
逻辑综合重点解析(Design Compiler篇) attach_img New
作者:iNostory 6 天前 iNostory / 6 天前
[分享]ppt版 IC设计经典之作:digital system clocking 新人帖 New
作者:pipida 6 天前 pipida / 6 天前
Design Compiler 1 Student & Lab Guide 2012.06 (可搜寻 PDF) New
作者:ALUOp 6 天前 ALUOp / 6 天前
DesignCompiler2016和PrimeTime2016的软件破解与安装 新人帖 attach_img  ...2 New
flexray2.1协议资料 新人帖 New
作者:sunraining85 6 天前 sunraining85 / 6 天前
关于AXI接口的FIFO的疑问 attach_img New
作者:rv_1101 6 天前 rv_1101 / 6 天前
python硬件设计库MyHDL  ...2 New
作者:iNostory 6 天前 iNostory / 6 天前
如何預防設計出的邏輯電路產生Glitch 新人帖 New
作者:A9107114 6 天前 A9107114 / 6 天前
实用的crc算式生成工具(gencrc) New
作者:zhangguo1286 6 天前 zhangguo1286 / 6 天前
W25Q128JVxl仿真模型 新人帖 New
作者:RHPYU 6 天前 RHPYU / 6 天前
systemverilog for verification pdf 加 练习代码 New
作者:lxing_1988 6 天前 lxing_1988 / 6 天前
后仿遇到错误,Rules file must contain a CAPACITANCE ORDER statement 新人帖 New
作者:tiancai3385 6 天前 tiancai3385 / 6 天前
时序setup_skew为什么跟除数的奇偶性有关 新人帖 attach_img New
作者:851018986 6 天前 851018986 / 6 天前
IC Compiler 2 CTS Student & Lab Guide 2010.03(可搜寻 PDF) New
作者:ALUOp 6 天前 ALUOp / 6 天前
verilog代码设计 新人帖 New
作者:灏忚姳321 6 天前 灏忚姳321 / 6 天前
招聘兼职讲师:模拟版图和形式验证方向 New
作者:wang19871001 6 天前 wang19871001 / 6 天前
SMIC.18工艺库, 包括IO,STD,PLL等 新人帖 New
作者:xdpeter 6 天前 xdpeter / 6 天前
《基于VHDL的数字系统设计方法》 New
作者:pwang7 6 天前 pwang7 / 6 天前
求spyglass CDC 脚本一个 新人帖 New
作者:chenhee_ge 7 天前 chenhee_ge / 7 天前
点击加载更多
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

商业洽谈 文章投递 寻求报道
QQ咨询: QQ:787271999
关注微信