请选择 进入手机版 | 继续访问电脑版
 找回密码
 立即注册
收藏本版
关注0人
Xilinx FPGA的CCLK时钟频率 attach_img
作者:innovation 7 天前 innovation / 7 天前
power of tcl 3 - lab guide
作者:brianliu 7 天前 brianliu / 7 天前
power of tcl 2 - lab guide
作者:brianliu 7 天前 brianliu / 7 天前
power of TCL1 - lab guide 新人帖
作者:brianliu 7 天前 brianliu / 7 天前
AMS混合仿真请教 新人帖
作者:xmbonny 7 天前 xmbonny / 7 天前
SRAM的retention voltage如何确定? 新人帖 attach_img
作者:nettlefish123 7 天前 nettlefish123 / 7 天前
xilinx RapidIO资料 新人帖
作者:burkfly 7 天前 burkfly / 7 天前
VIVADO从此开始(62MB超清版)
作者:ywq930903 7 天前 ywq930903 / 7 天前
数字IC设计的整个流程的详细介绍(以分频器为例) attach_img
作者:cjz5209368 7 天前 cjz5209368 / 7 天前
Network-on-Chip Architectures 新人帖
作者:netshell 7 天前 netshell / 7 天前
UVM_Class_Reference_Manual_1.2 新人帖
数字集成电路—Jan M.Rabaey 新人帖
作者:kevinliang40 2021-11-29 kevinliang40 / 2021-11-29 21:19
CAN总线入门书 新人帖
作者:半人小马 2021-11-29 半人小马 / 2021-11-29 21:14
拉扎维模拟cmos集成电路设计 中文版 新人帖
作者:awell 2021-11-29 awell / 2021-11-29 20:00
Vivado.2015.4 百度云盘分享
作者:globalme 2021-11-29 globalme / 2021-11-29 18:29
DC概论全总结_ASIC必备 新人帖
作者:dfb211 2021-11-29 dfb211 / 2021-11-29 15:56
经典的异步FIFO源代码和设计说明(verilog描述) 新人帖
作者:yfzhang52 2021-11-29 yfzhang52 / 2021-11-29 15:54
异步fifo的几篇经典文章(实用、详细)受益匪浅! 新人帖
作者:vivid30 2021-11-29 vivid30 / 2021-11-29 15:31
Hotchips 2021 PPT下载 新人帖 attach_img
作者:Lover_Momo 2021-11-29 Lover_Momo / 2021-11-29 13:54
兼职讲师:形式验证和USB3.0 协议
作者:wang19871001 2021-11-29 wang19871001 / 2021-11-29 12:55
点击加载更多
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

商业洽谈 文章投递 寻求报道
QQ咨询: QQ:787271999
关注微信